彩票网站送58元|第四章子模块的设计与仿线 偏置网路分析偏置为

 新闻资讯     |      2019-09-11 11:35
彩票网站送58元|

  带隙基准基本结构带隙基准源的基本结构如图4 3所示 利用BE结负温度特性和VT的正温度特性得到与温度无关的基准电压 19 。led屏驱动ic,V2通过运放OP3对环路钳位 产生输出到输出模块的漏端电压Vdrain。正常工作时 起到启动作用的部分作为运算放大器的一部分 达到稳定输出20 。在运放OP形成的负反馈回路中 我们可以得到 EXTTHNOUTRVVVVN233 21 22OUTNPVVVA 23其中 VN VP VOUT分别为运放OP的负端电压正端电压 增益 输出电压 VTH3为M3的阈值电压REXT为外接电阻。对上式求导 dTdVMdTdVdTdVTBEREF 若在某温度T0下使得0REFdVdT 则根据VBE和VT的温度系数 可得M的数值为23 5。

  输出电压公式为 VREF VBE MVT VBE的温度系数约为2mV VT的温度系数为0 085mV 。VDRAIN 接CURRENT DRIVE FULL模块电流沉的漏端 为电流沉提供VDS为V2 克服沟道调制效应 使输出电流与希望的电流精确匹配。第四章子模块的设计与仿线 偏置网路分析偏置为OSC中的电流源提供偏置电压 使OSC中电流源能够工作在饱和区为反相器提供恒定的电流 16 OSC工作原理通电以后 偏置网络启动 给OSC中反相器上面和下面的电流源提供偏置电压 OSC电路开始工作 17 。而是利用运算放大器起到了相同的启动作用。led显示屏控制系统第四章子模块的设计与仿线 偏置网路分析偏置为OSC中的电流源提供偏置电压 使OSC中电流源能够工作在饱和区为反相器提供恒定的电流 16 OSC工作原理通电以后 偏置网络启动 给OSC中反相器上面和下面的电流源提供偏置电压 OSC电路开始工作 17 。

  2输出信号VREF 带隙基准电压输出。led显示屏驱动,led点阵驱动芯片,CK OSC、CKN OSC OSC的输出。M2的Vgs可使通过M2的电流等于Vref Rext 该电压通过跟随器接法的运放OP4增大驱动能力 作为输出VGATE 为output模块的电流沉提供栅电压。所以 本基准没有特地设计启动部分电路。ENT 模块中二选一电路控制信号 当ENT为低时 把VREF信号接入后续电路 电路正常工作 当ENT为高时 把A信号接入后续电路 芯片进入测试模式。

  在Layout的时候要注意以下几点 在电阻阵列两边加入Dummy电阻条保证工艺的一致性。与缓冲管连接的分压电阻RES4、RES5、RES6、RES7的电阻值分别为20 49437K对应V1、V2、V3电压分压所得为 453V、0363V、0 151V VREF 21V较低的V2电压 后被OP3钳定为Vdrain并提供给output single模块 使output single电流沉MOS管在较低压降下即进入饱和状态 同时也减小了电流沉管的功耗 25 电路功能阐述ANALOG模块的主要功能是通过外接电阻大小为output模块每模块电路每一路电流源提供栅端和漏端偏置 从而决定芯片输出端的输出电流大小。一方面减小失调电压本身的大小和R2 R3的比值可以减小失调电压VOS对基准电压的影响 更重要的是失调电压的漂移并经过放大以后使得基准输出电压发生变化。

  在此芯片中采用了常用的1阶补偿的方法实现。led灯驱动芯片,其中M1作为电容 对运放进行密勒补偿 增加电路稳定性。假设OSC初始时输出为高电平 则高电平会返回VGATE 接CURRENT DRIVE FULL模块电流沉的栅端 为电流沉提供VGS 决定输出电流大小。LED大屏显示驱动芯片及控制系统的分析与设计,这样一个循环我们就得到了OSC输出高电平的时间 124ICVICVVTGSTURNGSTURNHON 同理我们可以得到OSC输出低电平的时间 12 则一个周期为OFFONTTT 因此我们可以得到OSC的输出频率为Tf 电子科技大学硕士学位论文22 电路功能描述Bandgap模块主要功能是产生带隙基准电压VREF。假设运放的增益为无穷大 但由于CMOS技术中工艺偏差和低跨导 相比于BJT 特性知道 CMOS运放输入失调电压较BJT的要大 所以考虑输入失调电压不为零并假设其大小为VOS 一种N阱CMOS带隙基准电压源的结构OSEBOSEBEBRVVVVVV 213 OSEBOSEBEBRRVVRRVVVRRVRRV3221323322 10其中 OSoutOSVRRV 32 1ln1lnlnSSRRTSSRRTSSCCTEBEBEBIIIInVIIInIVIIIIVVVV 12第四章 子模块的设计与仿线 OSRROSRRRRVVVRRVVRRVII 1112121121 13当VR1 VOS时 11可以写成 12121121RRVVRRVIIOSRRRR 14由于21SSII 可以得出 ln1OUTEBRREBTOSRRRVVVVVnVVRRR 13可以看出 基准输出包含了一个失调电压 它是输入失调电压的 32 1RR 13可知 放大后的失调电压叠加在输出 从而给VREF带来错误结果 21 运放失调电压的变化会导致TT0时的输出电压温度系数的变化。当二选一电路MUX2选择信号ENT选择VREF接入后续电路时 结点1电压输入接成负反馈形式的第四章 子模块的设计与仿线 使结点REXT电压保持与结点1相等等于VREF。当模块中二选一电路选择该信号时芯片进入测试模式。电容C1起到滤波的作用。DCDC模块 功能阐述DC DC模块主要功能是利用带隙基准产生的VREF电压产生另外三个精确的参电子科技大学硕士学位论文 26 考电压V1、V2、V3 其中V1 V3在TEST模式有效状态时 被用于Analog模块产生修正的外接电阻参考电压。输入信号VDD 电压供电输入 GND 电源地 VREF 带隙基准电压源输出 输出信号V1、V2、V3 带隙基准电压分压后输出 DCDC模块 第四章 子模块的设计与仿线 相关原理分析运放OP5工作在负反馈状态下 起钳位作用 迫使正、负输入端电压相等为VREF 因OP5运放输出端第二级的宽长较小 不具备较大电流驱动能力 故在运放输出端接入M 5的缓冲管一方面可提供较大的电流驱动能力减小大信号响应时间 另一方面使总环路增益为Av op6 。V2 接DC DC模块中输出的V2 为output模块中电流源设置合适的漏端电压V2 保证片间输出电流精度。led驱动芯片,led恒流驱动芯片,带隙基准工作原理第四章 子模块的设计与仿线 带隙基准工作原理如下图所示。电路原理阐述VREF通过一个RC低通滤波器 接入到二选一电路MUX2中。所以支路2电流等于Vref Rext 并通过电流镜结构把此电流传导到支路3 27 。

  DC特性分析在此模块中 为了减小REXT和基准电压的对输出电流的影响 总共用到了4个OP 下面具体分析下输出VDRAIN和VGATE随输入的表达式 28 。输入信号VDDA 电压供电输入。4是电路结构的简化示意图属于一种自偏置的带隙基准源。前者就要求R2 R3尽可能小 后者要求R2 R3比较大 这样很难使两者都得到兼顾 解决办法之一是通过增加 VBE来减小失调电压对基准的影响 22 15表明 基准电压的大小只跟电阻的相互比值有关而跟电阻的具体阻值没有关系 这样即使工艺参数发生变化其基准也不会发生相应变化 可以保证基准精度与工艺条件的无关性。假设OSC初始时输出为高电平 则高电平会返回到OSC第一个反相器 将INV1的NMOS打开 电流I2将对INV2的栅电容进行放电 放电时间为 VH VTURN CGS I2 VTURN为反相器的翻转电平 此时INV1会输出低电平 将INV2的PMOS打开 因此电流I1对INV3的寄生电容CGS充电 当充电时间为 VTURNCGS I1后 VTURN为反相器的翻转电平 则INV3输出为高电平 然后一直信号传下去 一直到INV7输出低电平。led驱动器芯片大全!

  基准电压VREF为DC DC模块提供输入电压 为Analog模块提供基准电压VREF并通过外接电阻产生基准电流 此基准电流为Output模块的输出电流沉阵列的基准电流 18 输入信号VDD 电压供电输入。led显示屏驱动下载,另一方面 在室温下由于KmVTVBE 而KmVTVT085 ln11232 5323 ln 11232 RRnRR 此时温度系数为零。基准源的启动常用的基准源存在两个简并工作点 输出为零或者设计的VREF 所以需要启动电路使基准在加电的时候离开输出为零的工作点 而在正常工作的时候启动电路对基准源的正常工作没有影响。零温度系数只是在特定的温度点T T0处才有的 其原因是因为基极和发射极的电压VBE的温度系数不是常数 也就是说热电压 VT 产生器只能抵消 BE的线性部分 补偿了 BE非线形部分的带隙基准叫做曲率补偿。VREF 输入从BANDGAP输出的VREF信号。输出信号REXT 外接电阻 从而调节输出端输出电流的大小。将VOUT带入式 EXTTHNNPNRVVAVAVV23321 AVVRVVVNTHEXTNNP332 25又因为VP VREF VNREF 所以12133 AVRVVAAVTHEXFREFREFN 26假设电路中电流镜的两个MOSFET的宽长比相等 由于有OP2的钳位 那么支路2上电流就可以看成是等于支路3上电流等于 电子科技大学硕士学位论文 30 EXTTHEXTREFEXTREFRAVRVRVAA 27在运放OP3形成的负反馈回路中 323 OUTDRAINVVVA 2822323 21THOUTVVI 29把VOUT3代入式 28 22232321THDRAINVVVAI 30代入支路3电流得 2223233 21 31所以 32223332 32在运放OP4形成的负反馈回路中 OP4是一个单位增益缓冲器件 所以输出 3441OUTGATEVAAV 其中 3223333 33Analog模块中用到了较多运放 针对片间误差6 的要求 可以得到各运放的直流增益 从而指导参数的设置。电子科技大学硕士学位论文 28 GND 模拟地。如果BE结的导通压降为0 6V 则输出基 VREF 6V23 211V的基准电压约等于硅的禁带宽度因此称为带隙基准。它由一个运放、两个PNP三极管和三个电阻构成。对图4 3所示带隙基准源的结构 在上电的时电子科技大学硕士学位论文 24 运放的偏置部分工作运放的输出电位不为零 从而使带隙基准部分偏离零电位的工作点 达到启动的作用。节点V2与VDRAIN分别接于负反馈状态的运放OP3的两端 所以V2 VDRAIN 为M2与output模块中的电流沉提供合适的漏端电压V2 使通道间电流沉输出电流更加精确。GND 模拟地?